数字IC四大岗位分析

数字IC四大岗位分析

1.岗位与技能
2.设计流程以及各步骤
3.工程师进阶流程
4.需求数量
工作时间

1.四大岗位与技能要求

数字前端工程师：读写文档（function sspec \ design spec）、coding (verilog\c c++\RTL\SOC)、协议、debug、support
数字验证工程师：读写文档（verification \ spec \ test plan）、coding 验证平台(systemverilog\UVM、c c++\SOC、perl\makefile\python)、测试用例创建 debug、support
DFT设计工程师：需求–设计spec制定–系统级建模验证–前端RTL代码设计（RTL级仿真和验证）–门级网表–物理版图实现及物理验证–流片–芯片流片后验证（ATE测试）
1）将DFT技术，常见的如SCAN，Mbist，Boundary Scan技术，实现到设计中。2）产生测试向量并验证测试向量
3）协助后端实现工程师完成test模式的时许收敛。4）协助测试工程是进行机台调试，debug测试failure，提高芯片良率。
数字后端工程师：逻辑综合（Synthesis）、布局布线（pr）、静态时序分析（STA）、物理验证（PV）、功耗分析（PA）
核心技能：1）EDA 工具使用，布局布线（innovus\encounter，ICC2\ICC），综合（DC，genus）,物理验证（calibre）,静态时序分析（primetime，Tempus），功耗分析：Redhawk,Voltus,ptpx)
2)脚本语言(verilog\TCL\perl\python) 3）Analysis report 4）fix error

2.设计流程以及各步骤的任务
设计（design）：specification、partition、RTL coding、IPintegration (规范、分区、RTL编码、IP集成)
验证（verification）：plan、testbench and testcase、计划、测试台和测试用例、
RTL freeze：presynthesis sign-off 前综合
逻辑综合（logic synthesis）
STA（静态时序分析）:time analysis
postsynthesis timing verification 综合后时序验证
DFT：test generation and fault simulation 放置、扫描链和CTS、物理和电气设计规则提取寄生参数
自动布局布线（PR）：placement、scan chain and CTS、physical and electrical design rules Extract parasitics
design sign-off 设计签收
production-ready makes 生产就绪

3.工程师进阶流程（大多数人从一而终）
初级工程师–>高级工程师–>部门经理–>经理–>总监–>VP\CTO\CEO
初级工程师–>高级工程师–>副主任工程师–>主任工程师–>技术专家–>VP\CTO\CEO

4.需求数量对比
大公司验证人员较多，验证：设计约为2：1，但小公司验证方面不在意，有可能是设计人员代劳。
后端人数较少，且学校基本不教，需要经验，闲暇课兼职外包后端，DFT属于辅助后端工作

5.工作时间对比
设计人员可能从开始设计但最后都较忙；验证前中期较忙，要承担芯片错误的风险；后端前期闲后期忙

注：（ATE，Automatic Test Equipment：于半导体产业意指集成电路(IC)自动测试机， 用于检测集成电路功能之完整性， 为集成电路生产制造之最后流程， 以确保集成电路生产制造之品质。）
2145