最近，博主在学习FPGA,用的开发软件是ISE14.7，开发板是Spartan-3E starter board。本文主要记录下ISE14.7软件的使用，怎样从头开始建立工程，写代码，仿真，到下载bit流到板子上，还有程序的固化，用示波器看波形。最后还会记录下中间遇到的一些坑。

本文目录

一、建立工程
二、仿真
- - 1、创建TestBench
  - 2、仿真
三、下载bit流文件到板子
- - 1、硬件连接
  - 2、软件设置
四、程序固化
五、坑
- 1、ise14.7在win10下闪退解决办法
- 2、下载bit流时，电脑和FPGA连接，但是电脑识别不到FPGA
六、完整工程

一、建立工程

1、新建工程

ISE14.7手把手使用教程：建立工程、仿真、下载bit流、程序固化、以及一些常见的坑

到这里，工程就新建完成了，接下来需要添加各种文件。下边是我的一段代码。

2、添加代码

在这里，我们可以创建新的代码文件（或者可以选择Add Sourse添加已有的代码）。
ISE14.7手把手使用教程：建立工程、仿真、下载bit流、程序固化、以及一些常见的坑
这里我用的是Verilog语言，所以选择了Verilog Module，如果你是VHDL语言，可以选择VHDL Module。

`timescale 1ns / 1ps

module led(
	input clk,
	input reset,
	output reg[7:0]led
	);
	reg  [25:0] cnt;
	parameter TIME = 26'd50_000_000;

	always @(posedge clk) begin
		if (reset) begin
			cnt <= 26'd0;
		end
		else if (cnt == TIME - 1'b1) begin
			cnt <=26'd0;
		end
		else begin
			cnt <= cnt + 1'd1;
		end
	end

	always @(posedge clk) begin
		if (reset) begin
			led <= 8'b0000_0001;
		end
		else if (cnt == TIME - 1'b1) begin
			led <= {led[0],led[7:1]};
		end
		else begin
			led <= led;
		end
	end
endmodule

6、生成bit流文件

二、仿真

这里说的仿真，是对我们的代码进行功能仿真。可以用modelsim进行仿真，也可以在ISE内进行仿真。
用modelsim进项仿真可以参考文章：modelsim仿真
我们下边介绍的是在ISE14.7内进行仿真：

1、创建TestBench

ISE14.7手把手使用教程：建立工程、仿真、下载bit流、程序固化、以及一些常见的坑

输入testbench代码：

`timescale 1ns / 1ps
module test_tb;

	// Inputs
	reg clk;
	reg reset;

	// Outputs
	wire [7:0] led;

	// Instantiate the Unit Under Test (UUT)
	led uut (
		.clk(clk), 
		.reset(reset), 
		.led(led)
	);
	always #10 clk =~clk;
	initial begin
		// Initialize Inputs
		clk = 0;
		reset = 1;

		// Wait 100 ns for global reset to finish
		#100;
      reset = 0;
		// Add stimulus here
	end
      
endmodule