fpga开发
-
JESD204B协议、仿真
JESD204B协议 1、什么是JESD204B JESD204B是一种针对ADC、DAC设计的传输接口协议。包括协议四层,分别为:物理层、链路层、传输层、应用层。 物理层:约束接…
-
【ZYNQ入门】第八篇、基于Lwip构建TCP服务器
目录 第一部分、基础知识 作为一个本科没有学过计算机网络这门课程的开发小白来说,想一时半会把所有的TCP/IP协议里面的知识都全部弄明白,这太难了。 …
-
【FPGA】Verilog:锁存器 Latch | RS Flip-Flop 与 D Flip-Flop 的实现
💭 写在前面:本章将理解 RS/D 锁存器的概念,了解 RS/D/JK 触发器的概念,使用 Verilog 实现各种锁存器 (Latch) 和翻转器 (Flip-Flop),并通过…
-
Modelsim观察波形–基础操作
插件系列文章目录: (1)modelsim安装使用及Vivado关联 (2)VSCode关联VIVADO编辑Verilog (3)Modelsim观察波形–基础操作 (4)Quar…
-
数字锁相环的原理与FPGA实现
数字锁相环的原理与FPGA实现 前言 一、数字锁相环原理 1.1 数字鉴相器 1.2 环路滤波器 1.3 压控振荡器 1.4 二阶数字锁相环参数计算 二、数字锁相环的FPGA实现 …
-
FPGA 实现 LeNet-5 卷积神经网络 数字识别,提供4套工程源码和技术支持
目录 1、前言 LeNet-5简洁 基于Zynq7020 的设计说明 PL 端 FPGA 逻辑设计 PS 端 SDK 软件设计 免责声明 2、相关方案推荐 卷积神经网络解决方案 F…
-
FPGA读取SHT31温湿度传感器(附驱动代码及tb)
一、芯片基本信息 SHT30 是瑞士盛世瑞恩生产出品的一个温湿度传感器,该SHT3X是一个系列,一共有SHT30/SHT31/SHT35这三个品类, SHT30——低成本版本,±3…
-
Vivado IP核被锁的解除方法
在使用vivado进行开发时,我们经常会用到别人的工程,如果我们更改工程所使用的芯片型号(Vivado工程导入IP核的原工程和当前工程的FPGA开发板不一致),或者别人的工程所用到…
-
【数字IC/FPGA】什么是无符号数?什么是有符号数?
进制 虽然在日常生活中,我们已经习惯了使用10进制数字,但在由数字电路构成的数字世界中,2进制才是效率更高的选择。 10进制与2进制 10进制(decimal)计数法(一般也叫阿拉…
-
【FPGA/IC】什么是模块化设计?
什么是模块化设计 FPGA/IC设计中根据模块层次的不同有两种基本的设计方法: 自下而上方法对设计进行逐次划分的过程是从基本单元出发的,设计树最末枝上的单元是已经设计好的基本单元,…