ZYNQ
-
一起学习用Verilog在FPGA上实现CNN—-(二)卷积层设计
1 打开Vivado工程 Vivado工程文件如图: 打开Vivado软件,打开工程,如图: 自动升级到当前版本,如图: 暂时选择现有开发板的型号,如图: 出现一条警告性信息,暂时…
-
【ZYNQ入门】第十篇、基于FPGA的图像白平衡算法实现
目录 第一部分、关于白平衡的知识 1、MATLAB 自动白平衡算法的实现 大家先测试下面这段自动白平衡MATLAB代码,代码来源于以下这篇博客,我只不过加上…
-
【存储】ZYNQ+NVMe小型化全国产存储解决方案
关键字:FPGA存储、NVMe、标准文件系统、国产 1、背景 针对机载或其他对体积空间、成本有高要求的存储场景,使用单片ZYNQ7045/7100(复旦微FMQL4…
-
【ZYNQ入门】第八篇、基于Lwip构建TCP服务器
目录 第一部分、基础知识 作为一个本科没有学过计算机网络这门课程的开发小白来说,想一时半会把所有的TCP/IP协议里面的知识都全部弄明白,这太难了。 …
-
zynq emio 外接emmc/SD 相关问题与描述总结
在使用emio的情况要注意,由于通过PL的扩展,导致一些问题,如时钟时序,数据、cmd的方向控制都需要注意。 A、emio的clk和clk_fb要短接(原因是要通过反馈修复clk输…
-
一起学习用Verilog在FPGA上实现CNN—-(一)总体概述
1 总体概述 为避免闭门造车,找一个不错的开源项目,学习在FPGA上实现CNN,为后续的开发奠定基础 1.1 项目链接 大佬的开源项目链接: CNN-FPGA 链接跳转界面如下: …
-
ZYNQ——锁相环(PLL)实验
文章目录 一、介绍 二、添加时钟 IP 三、设计源代码 四、仿真测试 五、添加 ILA IP 六、分配引脚 七、板上验证 八、示波器输出 九、问题汇总 一、介绍 ZYNQ开发板上只…
-
基于ZCU106平台部署Vitis AI 1.2/2.5开发套件【Vivado+Vitis+Petalinux2020/2022】
Vitis AI是 Xilinx 的开发平台,适用于在 Xilinx 硬件平台(包括边缘设备和 Alveo 卡)上进行人工智能算法推理部署。它由优化的IP、工具、库、模型和示例设计…
-
一起学习用Verilog在FPGA上实现CNN—-(七)全连接层设计
1 全连接层设计 1.1 Layer 进行线性计算的单元layer,原理图如图所示: 1.2 processingElement Layer中的线性计算单元processingEl…