FPGA
-
Win11安装ise14.7~不需要虚拟机了~
之前一直无法在win11上安装ise14.7,网上搜索也无果,所有一直vmware虚拟机使用。直到最近看了水木上jesce的回复,试了下果然可以直接安装使用的。 步骤如下即可: 安…
-
FPGA时序分析与约束(13)——I/O接口约束
一、概述 在应用了时钟约束后,所有寄存器到寄存器的路径都能定时。为了获得更加精准的FPGA外部时序信息,设计者需要为FPGA的I/O接口指定时序信息,一般时序工具只…
-
基于FPGA的图像高斯滤波实现,包括tb测试文件和MATLAB辅助验证
目录 1.算法运行效果图预览 2.算法运行软件版本 matlab2022a vivado2019.2 3.部分核心程序 `timescale 1ns / 1ps // // Com…
-
【AXI】解读AXI协议中的burst突发传输机制
芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球 四社区联合力荐!近500篇数字IC精品文章收录! 【数字IC精品文章收录】学习路线·基础知识·总线·…
-
《从底层结构开始学习FPGA》目录与传送门
🚨前言 搞FPGA不像搞软件,写代码(HDL)的抽象层级不能放得太高。 如果不对FPGA的底层结构有一个清晰的理解,在优化RTL与硬件结构、提高Co…
-
FPGA状态机(一段式、二段式、三段式)、摩尔型(Moore)和米勒型(Mealy)
1、状态机 1.1、理论 FPGA不同于CPU的一点特点就是CPU是顺序执行的,而FPGA是同步执行(并行)的。那么FPGA如何处理明显具有时间上先后顺序的事件呢?这个时候我们就需…
-
ISE14.7手把手使用教程:建立工程、仿真、下载bit流、程序固化、以及一些常见的坑
最近,博主在学习FPGA,用的开发软件是ISE14.7,开发板是Spartan-3E starter board。本文主要记录下ISE14.7软件的使用,怎样从头开始建立工程,写代…
-
Verilog中的系统任务(显示/打印类)–$display, $write,$strobe,$monitor
概述 在验证调试过程中,如果有时候能在终端打印一些信息是非常有帮助的。 比如你在验证一个串口的环回模块,发送端每隔一段时间就会发送1个BYTE数据到…
-
异步FIFO的Verilg实现方法
写在前面 在上篇文章:同步FIFO的两种Verilog设计方法(计数器法、高位扩展法)中我们介绍了FIFO的基本概念,并对同步FIFO的两种实现方法进行了仿真验证。…
-
Verilog入门教程与实例分享
本文目录 前言 一、Verilog入门教程 1.基础语法 2.数值表示 3.数据类型 4.表达式 5.编译指令 6.过程结构 7.过程赋值 8.语句块 9.连续赋值语句 10.延时…